Principis de disseny i consideracions de selecció per a freqüències fraccionals en oscil·ladors de cristall
En el disseny de sistemes de rellotge de maquinari, els enginyers sovint es troben amb una classe de freqüències d'oscil·lador de cristall aparentment "irregulars", com ara 11,0592 MHz, 3,579545 MHz i 19,6608 MHz. Aquestes freqüències amb components decimals no es trien arbitràriament, però són el resultat inevitable de consideracions de disseny basades en protocols de comunicació, restriccions de divisió de freqüència-i requisits inversos a nivell-del sistema. A partir dels principis fonamentals, aquest article analitza la lògica darrere de la generació de freqüències fraccionades i ofereix mètodes pràctics de cribratge per a la selecció de components.
- Lògica de disseny bàsic de punts de freqüència fraccionaris
Com a font de rellotge del sistema, la selecció de freqüència de l'oscil·lador de cristall sempre s'adapta per satisfer els requisits de temporització precisos dels circuits digitals aigües avall (com ara PLL, divisors i comunicació en sèrie). L'aparició de punts de freqüència fraccionaris prové principalment dels quatre tipus següents de restriccions de disseny:
1. Adaptació a la divisió d'enters UART per garantir errors-Taxes de baudis sèrie gratuïtes
La velocitat en baudis en sèrie es deriva del rellotge del sistema mitjançant la divisió entera, d'acord amb la fórmula següent: Velocitat en baudis=Freqüència de rellotge/Factor de divisió
Per generar amb precisió velocitats de transmissió estàndard (com ara 9600, 19200 o 115200 bps), la freqüència del rellotge ha de ser divisible pel divisor sense resta. Prenent com a exemple 1,8432 MHz, després de la divisió de sobremostreig de 16 vegades:
1,8432 MHz ÷ 16=115.2 kHz, que equival a 115200 bps.
De la mateixa manera, 11,0592 MHz i 19,6608 MHz són 6 vegades i 10,666... vegades 1,8432 MHz, respectivament (en realitat, 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666... requereix un PLL), però és més comú utilitzar-los directament com a freqüència de rellotge per als microcontroladors MCU5}{10} divisor intern UART per generar totes les velocitats en baudis estàndard mitjançant la divisió. Si es selecciona una freqüència sencera de 20 MHz, no es pot dividir uniformement per 115.200, la qual cosa provoca un error acumulat i provoca errors de trama o pèrdua de paquets.
2.El suport per a una arquitectura de divisió de freqüència binària-simplifica el disseny de l'arbre del rellotge
Freqüències com ara 20,48 MHz, 10,24 MHz i 5,12 MHz es poden expressar com a 2ⁿ × 10 kHz (p. ex., 20,48 MHz=2048 × 10 kHz). Després de posar en cascada aquestes freqüències mitjançant la divisió binària de freqüència, es poden generar dominis de sub-rellotge com ara 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz, etc. Aquest enfocament és molt adequat-per implementar la divisió de freqüència mitjançant comptadors binaris o registres de desplaçament, donant lloc a una estructura de circuit senzilla amb relacions de fase-ben definides i marges de temporització coherents entre els diferents rellotges-dividits en freqüència. Aquestes freqüències s'utilitzen habitualment com a freqüències base en DSP industrials, PLC i servoaccionaments.
3.Sintetitzat mitjançant PLL per complir amb els estàndards de-comunicació i mostreig d'àudio/vídeo d'alta velocitat
Els SoC, els mòduls òptics i els processadors de vídeo moderns incorporen PLL, que normalment utilitzen freqüències senceres estàndard (com ara 25 MHz o 24 MHz) com a referència i després generen freqüències específiques no -estàndards mitjançant divisió o multiplicació d'enteres o divisió fraccionària. Alguns exemples típics inclouen:
74,25 MHz: el rellotge de mostreig de vídeo d'alta definició-definit per l'estàndard SMPTE, utilitzat per a formats com ara 1080i i 720p;
33,1776 MHz: es troba habitualment en còdecs d'àudio i frontals de RF de banda ampla-; quan s'utilitza amb un PLL, pot generar amb precisió les famílies de freqüència de mostreig d'àudio de 44,1 kHz o 48 kHz;
25,000625 MHz: determinats PHY Ethernet utilitzen un rellotge de 25 MHz amb un PLL fraccionat per generar una velocitat de dades en sèrie precisa de 125 MHz per suportar una velocitat de línia d'1 Gbps (tingueu en compte que a la pràctica s'utilitzen habitualment múltiples enters de 25 MHz; això es proporciona aquí només amb finalitats il·lustratives).
Cal tenir en compte que la divisió de freqüència fraccionada introdueix jitter determinista i senyals espúris. Per a les aplicacions sensibles al soroll de fase, s'ha de donar prioritat a les freqüències objectiu que es poden obtenir directament mitjançant la divisió de freqüències enteres o a l'ús de PLL de baix-soroll amb amplades de banda de bucle configurades adequadament.
4. Adhesió als protocols històrics de la indústria i consideracions de compatibilitat electromagnètica
Protocols històrics: USB 2.0 especifica un rellotge-d'alta velocitat de 48 MHz; Els MAC Ethernet utilitzen 25 MHz o 125 MHz; i els-rellotges en temps real (RTC) funcionen a 32,768 kHz (2¹⁵ Hz). Aquestes freqüències es van fixar quan es van establir els estàndards i des de llavors s'han adoptat a tota la cadena industrial, convertint-se en estàndards de facto.
Compatibilitat electromagnètica (EMC): els harmònics d'ordre superior-de freqüències senceres es poden solapar amb la font d'alimentació, RF o bandes de comunicació sense fil, introduint interferències. La selecció d'una freqüència d'oscil·lador amb un component fraccionat pot dispersar o desplaçar l'energia harmònica, reduint així els riscos d'EMI i reduint els costos de filtrat i blindatge.
- Altres factors clau en la selecció d'oscil·ladors de cristall
A més del valor de freqüència, els següents factors d'enginyeria són igualment importants per a la selecció:
Soroll de fase i jitter
Tot i que els PLL poden sintetitzar qualsevol freqüència, la divisió de freqüències fraccionals degrada significativament el soroll de la fase final -i la fluctuació aleatòria. Per a aplicacions com ara mòduls òptics d'alta-velocitat, radar d'ones mil·limètriques- o fronthaul 5G, es recomana seleccionar directament oscil·ladors de cristall amb freqüències natives que compleixin les especificacions de soroll de fase per evitar marges d'integritat del senyal insuficients més endavant.
Temps de lliurament i cost
Les freqüències no-estàndards o personalitzades solen requerir llargs terminis de lliurament i comportar costos d'enginyeria elevats. Dins dels límits de rendiment acceptables, s'ha de donar prioritat a les freqüències estàndard-de la indústria (com ara freqüències senceres comunes com 25 MHz, 27 MHz, 40 MHz i 50 MHz, així com les freqüències fraccionades estàndard esmentades en aquest article) per escurçar el cicle d'R+D i controlar els costos de la BOM.
Compatibilitat amb substituts domèstics
Actualment, els fabricants nacionals d'oscil·ladors de cristall de quars cobreixen la gran majoria de freqüències estàndard senceres i fraccionades d'ús habitual. Quan seleccioneu un dispositiu, centreu-vos en l'estabilitat del subministrament, les característiques de temperatura (com ara ±10 ppm i ±20 ppm) i els paràmetres de capacitat de càrrega per garantir la compatibilitat amb els requisits d'entrada del rellotge del xip del controlador amfitrió.
- Recomanacions pràctiques de selecció
Primer,determinar les restriccions del rellotge del sistema: Enumereu les freqüències de rellotge precises que requereixen tots els perifèrics (UART, I2S, SPI, Ethernet, USB, Vídeo) i els seus marges d'error permesos.
Deduïu la freqüència fonamental de l'oscil·lador de cristall a la inversa:Si el microcontrolador té un PLL-integrat, seleccioneu un oscil·lador de cristall de referència capaç de generar les freqüències objectiu mitjançant relacions de divisió fraccionàries-senceres o baixes. Doneu prioritat a les freqüències amb una relació de divisió inferior a 100 i un denominador que sigui una potència de 2.
Comproveu l'error de divisió: Calculeu si l'error de divisió és inferior a la desviació màxima de velocitat en baudis/taxa de mostreig que permeten els perifèrics (normalment < ±2%).
Avaluació del risc d'EMI:Feu una anàlisi espectral d'harmònics d'{0}}alta freqüència; si cal, seleccioneu un punt de freqüència que es desviï dels harmònics-d'ordre enter.
Tingueu en compte la disponibilitat i el cost: tot i complir els requisits de rendiment, seleccioneu un model amb una àmplia disponibilitat de mercat i un tipus de paquet (p. ex., HC-49S, SMD 3,2 × 2,5 mm) que compleixi els requisits de producció.